PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-273546

(43) Date of publication of application: 30.09.1994

(51)Int.Cl.

G04F 5/00 A63B 23/04 A63B 71/06 G04G 1/00

(21)Application number: 05-062266

(71)Applicant: SEIKO INSTR INC

(22)Date of filing:


22.03.1993

(72)Inventor: SAKUMOTO KAZUSANE

(54) PACE GENERATOR

(57)Abstract:

PURPOSE: To obtain a pace generator which can output a desires pace automatically without interrupting the motion of a user while reducing power consumption. CONSTITUTION: A walking detecting means 103 detects walking and outputs a walking signal to a walking pace operating means 104. According to the period of the walking signal, the operating means 104 operates a pace and stores it in a walking pace memory means 105. A pace comparing means 106 compares a set pace stored in a pace data memory means 107 with the walking pace stored in the memory means 105 and outputs a pace generation command to a pace signal generating means 109 if the walking pace deviates a range preset for the set pace. The means 109 generates a pace signal corresponding to the set pace and delivers a pace signal to a pace output means 110 thus producing a pace.



LEGAL STATUS

[Date of request for examination]

13.01.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3247183

[Date of registration]

02.11.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11)特許番号

特許第3247183号 (P3247183)

(45)発行日 平成14年1月15日(2002.1.15)

(24)登録日 平成13年11月2日(2001.11.2)

(51) Int.Cl.7		識別記号	FΙ		
G 0 4 F	5/00		G 0 4 F	5/00	Α
G 0 4 G	1/00	3 2 4	G 0 4 G	1/00	3 2 4

請求項の数2(全 11 頁)

(21)出願番号	特顧平5-62266	, (73)特許権者	000002325		
			セイコーインスツルメンツ株式会社		
(22)出顧日	平成5年3月22日(1993.3.22)		千葉県千葉市美浜区中瀬1丁目8番地		
	,	(72)発明者	佐久本 和実		
(65)公開番号	特開平6-273546		東京都江東区亀戸6丁目31番1号 セイ		
(43)公開日	平成6年9月30日(1994.9.30)	#	コー電子工業株式会社内		
審查請求日	平成12年1月13日(2000.1.13)	(74)代理人	100096378		
			弁理士 坂上 正明		
			100 -14		
		審查官	櫻井 仁		
)			
		N			
			具数百户位之		
		H	最終頁に続く		

(54) 【発明の名称】 ペース発生装置

(57)【特許請求の範囲】

【請求項1】 所望のペースを設定するペースデータ入力手段(108)と、設定ペースを記憶するペースデータ記憶手段(107)と、時刻を計時すると共に基準クロック信号を作成する計時手段(101)と、ペースデータ記憶手段(107)に記憶した設定ペースデータと、計時手段(101)の出力する計時信号を表示する表示手段(102)と、ペースデータ記憶手段(107)に記憶した設定ペースデータと、計時手段(107)に記憶した設定ペースデータと、計時手段(107)に記憶した設定ペースデータと、計時手段(107)に記憶した設定ペースデータと、計時手段(107)に記憶した設定ペースデータと、計時手段(107)に記憶した設定ペースデータと、計時手段(107)と、ペース信号作成するペース信号作成手段(109)と、ペース信号作成手段の出力するペース信号に基づいたペースを出力するペース出力手段(110)とを有するペース発生装置において、

歩行を検出する歩行検出手段(103)と、

歩行検出手段(103)の出力する検出歩行信号を入力 し、かつ、計時手段(101)の出力する基準クロック 信号を入力し、歩行のペースを演算する歩行ペース演算 手段(104)と、

歩行ペース演算手段(104)の出力する検出歩行ペース信号を入力し、記憶すると共に表示手段(102)に 検出歩行ペース表示信号を出力する歩行ペース記憶手段 (105)と、

歩行ペース記憶手段(105)に記憶された検出歩行ペース信号と、ペースデータ記憶手段(107)に記憶された設定ペースデータ信号を入力し、設定ペースデータに比べ、検出歩行ペースが予め設定された範囲以外のときペース信号作成手段(109)にペース作成指示信号を出力するペース比較手段(106)と、を有することを特徴とするペース発生装置。

【請求項2】 所望のペースを設定するペースデータ入力手段(108)と、設定ペースを記憶するペースデータ記憶手段(107)と、時刻を計時すると共に基準クロック信号を作成する計時手段(101)と、ペースデータ記憶手段(107)に記憶した設定ペースデータと、計時手段(101)の出力する計時信号を表示する表示手段(102)と、ペースデータ記憶手段(107)に記憶した設定ペースデータと、計時手段(107)に記憶した設定ペースデータと、計時手段(101)の出力する基準クロック信号からペース信号を作成するペース信号作成手段(109)と、ペース信号作成手段の出力するペース信号に基づいたペースを出力するペース出力手段(110)とを有するペース発生装置において、

歩行を検出する歩行検出手段(103)と、

歩行検出手段(103)の出力する検出歩行信号を入力 し、かつ、計時手段(101)の出力する基準クロック 信号を入力し、歩行のペースを演算する歩行ペース演算 手段(104)と、

歩行ペース演算手段(104)の出力する検出歩行ペース信号を入力し、記憶すると共に表示手段(102)に 検出歩行ペース表示信号を出力する歩行ペース記憶手段 (105)と、

歩行ペース記憶手段(105)に記憶された検出歩行ペース信号と、ペースデータ記憶手段(107)に記憶された設定ペースデータ信号を入力し、設定ペースデータに比べ、検出歩行ペースが予め設定された範囲以外のときペース信号作成手段(109)にペース作成指示信号を出力し、かつ、タイマ手段(209)にタイマ始動開始信号を出力するペース比較手段(106)と、

計時手段(101)の出力する基準クロック信号を入力し、ペース比較手段(106)の出力するタイマ始動開始信号を入力し、タイマ動作を開始するタイマ手段(209)と、

ペース信号作成手段(109)の出力するペース信号を 入力し、かつ、タイマ手段(209)の出力するタイム アップ信号を入力し、ペース出力手段(110)にペー ス信号を出力することを禁止するペース出力禁止手段 (211)と、を有することを特徴とするペース発生装 置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、所定周期のペース信号 を発生させるペース発生装置に関する。

[0002]

【従来の技術】近年、個人の健康増進を目的としたジョギング等のエクササイズウォーキングが一般に普及してきている。また、運動を補助するために一定の周期のペース音を発生する図12に示す様なペース発生装置が実用化されている。従来のペース発生装置において、使用者はペースデータ入力手段(108)により所望のペー

スを表示手段(102)を見ながら入力する。入力されたペースは計時手段(101)の基準クロック信号でペース信号とされる。次に、入力手段(100)によりペース出力をSTARTさせると、電子音によりペースを出力し、このペース音に合わせ使用者は運動するというようなペース発生装置が知られている。

[0003]

【発明が解決しようとする課題】しかし、このような従来のペース発生装置では、使用者がペース音を聞くため10 には入力手段を操作しなければならないため、一旦運動を停止しなければならないという課題を有していた。

【0004】また、一旦ペース音を出力させると、再び運動を停止して入力手段を操作しない限り、ペース音の出力を続けるので、消費電力の増大につながり電池での 駆動が困難になるという課題を有していた。そこで、本 発明の目的は、使用者の運動を止めることなく、自動的 に所望のペース信号を出力でき、かつ、消費電力を減少し、電池を駆動電源とする小型電子機器への組み込みが可能なペース発生装置を得ることにある。

20 [0005]

【課題を解決するための手段】上記課題を解決するために、本発明は第一に歩行を検出する歩行検出手段と、検出した歩行信号から歩行のペースを演算する歩行ペース演算手段と、演算した歩行のペースを記憶する歩行ペース記憶手段と、記憶した検出歩行ペースとペースデータ記憶手段に記憶した設定歩行ペースを比較し、検出歩行ペースと設定歩行ペースの差が、予め設定された範囲以外のときペース作成手段にペース作成指示信号を出力しペースを出力させるペース比較手段を設ける構成とし30 た。

【0006】第二に、上記第一の構成にペース比較手段の出力によりタイマ動作を開始するタイマ手段と、タイマ手段のタイムアップ出力によりペース出力手段にペース信号を出力することを禁止するペース出力禁止手段を35 設ける構成とした。

[0007]

【作用】図1は、本発明の代表的な構成の一例を示す機能ブロック図である。歩行検出手段103は歩行を検出し検出歩行信号を歩行ペース演算手段104に出力す

- 40 る。歩行ペース演算手段104は、計時手段101の出力する基準クロック信号を入力し、検出歩行信号の周期を測定し、ペースを演算する。歩行ペース記憶手段105は、歩行ペース演算手段104で演算された歩行ペースを記憶する。ペース比較手段106は、ペースデータ記憶手段107に記憶した設定ペースと、歩行ペース記憶手段105に記憶した検出歩行ペースを比較し、検出歩行ペースが設定ペースデータに比べ、予め設定された範囲以外のときペース信号作成手段109にペース作成指示信号を出力する。ペース信号作成手段109は、ペ
- 50 ース作成指示信号を入力し、計時手段101の基準クロ

ック信号からペースデータ記憶手段107に記憶した設 定ペースに応じたペース信号を作成し、ペース出力手段 110にペース信号を出力してペースを出力する。

【0008】図2は、本発明の代表的な構成の一例を示 す他の機能ブロック図である。ペース比較手段106 は、ペースデータ記憶手段107に記憶した設定ペース と、歩行ペース記憶手段105に記憶した検出歩行ペー スを比較し、検出歩行ペースが設定ペースデータに比 べ、予め設定された範囲以外のときペース信号作成手段 109にペース作成指示信号を出力すると共に、タイマ 手段209にタイマ始動開始信号を出力する。タイマ手 段209は、タイマ始動開始信号を入力し、計時手段1 01の出力する基準クロック信号を計数し、タイマ動作 終了時にタイムアップ信号を出力する。ペース出力禁止 手段211は、タイムアップ信号を入力し、ペース信号 作成手段109の出力するペース信号をペース出力手段 に入力することを禁止する。

[0009]

【実施例】以下に、本発明の実施例を図に基づいて説明 する。

(1) 第一実施例

図3は、本発明に係るペース発生装置の第一実施例を示 す機能ブロック図である。歩行検出手段103は、歩行 信号を検出する歩行センサ回路303と、歩行センサ回 路303の検出した検出歩行信号を増幅するヒステリシ ス増幅回路304と、増幅された検出歩行信号をトリガ 入力とし、信号を出力するワンショットマルチバイブレ ータ305とからなり、歩行に同期した信号を出力す る。発振回路301の出力信号は、CPU310の基準 クロックとしてCPU310に入力されると共に分周回 路302により特定の周波数に分周され、CPU310 に入力される。CPU310は、発振回路301の出力 する基準クロックに同期してROM313に記憶された プログラムを実行する。入力回路311は、CPU31 0に接続され、ペースデータ等の設定データを入力す る。入力されたデータは表示装置314に表示されると 共に、RAM312に記憶される。ペース出力手段11 0は、ペース信号増幅回路307と、ペース出力装置3 08からなり、CPU310の出力するペース信号を出 力する。

 $T=1/100\times60=0$. 6 (SEC)

また、ペースは1分当りの歩数であるので、ペースP

と、歩行ペースが演算される(S104)。この内容を RAM312に記憶すると共に表示する(S106、S 107).

【0013】次に、この演算した歩行ペースと、予め入 力し、RAM312に記憶している所望のペースを比較 する。このとき、歩行ペースと、設定ペースの差の許容 範囲を決めておく。今、設定されたペースデータが12

【0010】図4は、図3で示した機能ブロック図の具 体的な回路実施例である。図4において、歩行センサ回 路303は、歩行に応じ接点がON、OFFする様にな っており接点のチャタリングを抵抗器RとコンデンサC 05 とシュミットトリガインバータ304で吸収する。次 に、検出した歩行信号をワンショットマルチバイブレー タ305に入力し、一定パルス幅のワンショットパルス を得る。ワンショットマルチバイブレータ305は、ト リガ入力に信号が入力されると一定パルス幅の信号を出 10 力し、パルス出力中の再トリガ入力は無視するノンリト リガブルタイプである。この一定パルス幅の信号をCP U310の入力端子IN1に入力する。CPU310 は、設定ペース信号に同期したブザー信号をOUT1か ら出力し、ペース信号増幅回路307で、コイルLの逆 15 起電圧で増幅される。ペース出力装置308は、圧電ブ ザーでペース信号増幅回路307で増幅された信号で駆 動される。

【0011】次に、CPU310の動作を図9、図10 のフローチャートで示す。図9は、図1における動作手 20 順を示めすフローチャートである。CPU310の入力 端子IN1に歩行検出手段103で検出した歩行信号に 同期した信号が入力されると、信号の立ち上がりエッ ヂ、或は立ち下がりエッヂのどちらか一方で、RAM3 12内の歩行ペース回数カウンタに1を加える(S10 25 0)。ここで入力信号が初めての入力か、2回目の入力 か判断し、RAM312内の歩行ペース回数カウンタの 内容が1の場合は入力信号の周期を測定できないので、 次の信号入力を待つ(S101)。RAM312内の歩 行ペース回数カウンタの内容が2の場合は、入力信号の 30 周期測定に移り、RAM312内の歩行ペース回数カウ ンタの内容を次の測定のためにクリアする(S10 2)。CPU310は、計時手段101の基準クロック 信号を入力して、計時をしている。その内容をRAM3 12内歩行ペース測定カウンタからリードする(S10 35 3).

【0012】分周回路302の出力する基準クロック信 号が100Hzであり、RAM312内歩行ペース測定 カウンタの内容が、60である場合入力歩行信号の周期 Tは、

40

... (1)

壮

 $P = 6.0 \div 0.6 = 1.00 \text{ (STEP/MIN)} \cdots (2)$

O (STEP/MIN) で、検出し演算した歩行ペース 45 データが 100 (STEP/MIN) であり、両ペース の差の許容範囲が、±5 (STEP/MIN) である場 合、両ペースの差が20 (STEP/MIN) となり範 囲外となる。(S108、S109、S110)。

【0014】もし、両ペースの差が範囲内であればペー

50 ス信号を作成するための準備を行わない(S111)。

両ペースの差が範囲外となると、ペース信号作成の準備に移る。ペース信号は、基準クロックの256Hzで作成するので、256HzのCPU310への割り込みを許可する(S112)。ペース信号は、この256Hzの基準クロック信号をカウントして作成する。設定ペースを出力するためのカウント値CDは、設定ペースをPPとすると、

 $CD = 6.0 / PP \times 2.5.6$... (3)

となり、256Hzの割込をカウントし、このCDと同じになれば、所望の設定ペースを出力するための信号周期となる(S113、S114)。このCDをRAM312内ペース信号カウンタに記憶する(S115)。CPU310は、出力端子OUT1から、ペース信号増幅回路にブザー信号"H"を出力する。この"H"信号を入力して、圧電ブザーPZは、音を出力する(S116)。

【0015】ここで、音の長さを規定するため基準クロ ック信号の32HzのCPU310への割り込みを許可 する。32Hzの割り込みがあると、32Hzを1クロ ックカウントし、次の32Hz割り込みで、CPU31 0の出力端子OUT1からブザー信号"L"を出力す る。つまり、31.25 (mSEC) 間ブザー音を出力 する(S117)。図10は、ペース信号を作成する手 順を示すフローチャートである。256HZ信号の割り 込みにより処理に移る。RAM312内ペース信号カウ ンタには、式(3)で示したカウントデータCDが格納 されており、その内容から256Hz信号の割り込みご とに1を引いていく(S200)。RAM312内ペー ス信号カウンタの内容が0となったら、新たに式(3) により、所望の設定ペースからカウント値CDを演算 し、記憶する(S201、S202、S203、S20 4)。ここで新たにペース信号増幅回路307にCPU 310のOUT1端子から、ブザー信号"H"を出力す

【0016】(2)第二実施例

図11は、本発明に係るペース発生装置の第二実施例を示すフローチャートである。図11において、図2の歩行ペース演算手段104の動作手順は、第一実施例で示した通りである($S300\sim S310$)。次に、演算した歩行ペースと、予め入力し、RAM312に記憶している所望のペースと比較し、比較結果が、設定範囲外となると、タイマの始動開始となる。既にタイマが始動している場合は、禁止タイマにデータをセットしない(S312)。タイマがまだ始動していない場合は、禁止タイマカウンターにタイマ時間データをセットする。禁止タイマは、基準クロック信号の1Hzの割り込みごとに減算され、この例では、30秒のタイマ時間となる(S313)。

【0017】次に、ペース信号作成の準備に移る。ペース信号は、基準クロックの256Hzで作成するので、

256HzのCPU310への割り込みを許可する(S314)。次に、所望の設定ペースを記憶しているRAM312から読み出す(S315)。次に第一実施例で示した、式(3)により、設定ペースを出力するための05 カウント値を演算し、ペース信号増幅回路にブザー信号"H"を出力することで、音を出力する(S316~S319)。つまり、予め入力しRAM312に記憶している所望のペースと、検出し演算した歩行ペースを比較し、両ペースの差が、許容範囲外となると、一定時間10 だけ、所望の設定したペースを出力する。

【0018】(3)第三実施例

図5は、本発明に係るペース発生装置の第三実施例を示 す機能ブロック図である。歩行検出手段103におい て、歩行センサ回路503は歩行を検出して、前置増幅 15 回路504に検出信号を入力する。前置増幅回路504 は、検出歩行信号を増幅し、フィルター回路517に出 力する。フィルター回路517では、入力した検出歩行 信号の周波数成分の内、商用電源ノイズ等を遮断しS/ N比を向上させ、主増幅回路519に出力する。主増幅 20 回路519は、検出歩行信号を充分に増幅させ、波形整 形回路515に出力する。第二基準電圧発生回路518 は、前置増幅回路504と、フィルター回路517と、 主増幅回路519に基準となる電圧を供給している。波 形整形回路515は、第一基準電圧発生回路516の出 25 力する基準電圧を入力して、検出歩行信号をアナログ信 号から、"H"、"L"のディジタル信号に変換する。 変換した歩行信号に同期した信号をCPU310のIN 1端子に入力する。СР U 3 1 0 の動作は、第一実施例 と、第二実施例で示した動作と同じである。

行検出手段103の具体的な回路実施例である。図6において、歩行センサ回路503は、圧電素子を張り付けた片持ち梁構造のセンサを用い歩行に応じた振動変移を電荷として出力する。出力された歩行信号をFETによ り、インピーダンス変換して、交流結合コンデンサС1を介して、OPアンプA1に出力する。前置増幅回路504は、増幅率(1+R5/R4)で検出歩行信号を増幅する。フィルター回路517は、低域遮断周波数Fch=1/(2 π C2 π C2 π C0)、広域遮断周波数Fch=1/(2 π C3 π C7)のフィルター特性を示す。主増幅回路519で充分に増幅された検出歩行信号は、波形整形回路515のヒステリシスコンパレータA4に入力され、OUTPUT端子に出力される。

30 【0019】図6は、図5で示した機能ブロック図の歩

【0020】図7は、図6の波形整形回路515のヒス 5リシスコンパレータA4の一入力端子での検出歩行信 号を示す波形である。図8は、図6の波形整形回路51 5のヒステリシスコンパレータA4の出力端子OUTP UTにおける信号波形である。この信号をCPU310 の1N1端子に入力する。なお、この例では、歩行セン サー回路に圧電性のセンサーを使用したが、歩行を検出 できるものであれば限定されない。また、ペース出力手 段110では、圧電ブザーを使用した例を説明したが、 これも圧電ブザーに限らない。

[0021]

【発明の効果】本発明は、以上説明したように検出歩行ペースと、設定した所望の歩行ペースを比較し、両ペースの差が予め設定された許容範囲以外の場合のみ、設定した所望のペースを出力する事で、使用者が運動を一旦停止することなく設定ペースを自動的に知ることが出来る。また、両ペースの比較結果を受け始動するタイマを設けることにより、一定時間経過後に、設定所望ペースの出力を停止することが出来るので、消費電力の低減もできる。また、設定所望ペースとかけ離れた歩行ペースで運動すると、設定所望ペースを出力するので、運動の学習機能を高めることが出来るという効果がある。

【図面の簡単な説明】

【図1】本発明のペース発生装置の代表的な構成の一例 を示す機能ブロック図である。

【図2】本発明のペース発生装置の代表的な構成の一例 を示す他の機能ブロック図である。

【図3】本発明のペース発生装置の第一実施例を示す機能ブロック図である。

【図4】本発明のペース発生装置の第一実施例を示す回 路図である。

【図5】本発明のペース発生装置の第三実施例を示す機能ブロック図である。

【図6】本発明のペース発生装置の第三実施例を示す回

路図である。

【図7】本発明のペース発生装置の第三実施例の信号波 形を示す図である。

【図8】本発明のペース発生装置の第三実施例の他の信 05 号波形を示す図である。

【図9】本発明のペース発生装置の第一実施例のCPUの動作手順を示すフローチャートである。

【図10】本発明のペース発生装置の第一実施例のCP Uの動作手順を示す他のフローチャートである。


10 【図11】本発明のペース発生装置の第二実施例のCP Uの動作手順を示すフローチャートである。

【図12】従来のペース発生装置の機能ブロック図である。


【符号の説明】

- 15 100 入力手段
 - 101 計時手段
 - 102 表示手段
 - 103 歩行検出手段
 - 104 歩行ペース演算手段
- 20 105 歩行ペース記憶手段
 - 106 ペース比較手段
 - 107 ペースデータ記憶手段
 - 108 ペースデータ入力手段
 - 109 ペース信号作成手段
- 25 110 ペース出力手段
 - 209 タイマ手段
 - 211 ペース出力禁止手段


【図1】





【図2】




【図3】

















【図6】




【図10】




【図9】



【図11】





フロントページの続き

(56)参考文献	特開	昭61-33680 (JP, A)		(58)調査した分野(Int.Cl. ⁷ , DB名)		
	特開	平3-200091 (JP, A)		G04F	5/00	
	特開	昭62-223616 (JP, A)	25	G04G	1/00	
	特開	昭60-100785 (JP, A)		A63B	71/06	
	実開	昭63-107886(JP,U)		A63B	23/04	
	実開	平2-2774 (JP, U)		G06M	7/00	
•	実開	平1-76655 (JP, U)				